盲埋孔电路板加急工厂

PCB线路板调试技术之六类模块

在PCB抄板及设计工作中，我们常常要对电路板进行调试与测试，六类模块电路板的调试就是其中一种，为了能让大家更好的理解六类模块电路板的调试技术，我先给大家简单的介绍一下六类模块。六类模块的核心部件是线路板，其设计结构、制作工艺基本上就决定了产品的性能指标，六类模块执行的标准是 EIA/TIA 568B.2-1，当中为重要的参数是插入损耗、回波损耗、近端串扰等。

插入损耗 (Insert Loss)：由于传输通道阻抗的存在，它会随着信号频率的增加而使信号的高频分量衰减加大，衰减不仅与信号频率有关，也与传输距离有关，随着长度的增加，信号衰减也会随着增加。回波损耗(Return Loss)：由于产品中阻抗发生变化，就会产生局部震荡，致使信号反射，被反射到发送端的一部分能量会形成噪音，导致信号失真，降低传输性能。如全双工的千兆网，会将反射信号误认为是收到的信号而引起有用信号的波动，造成混乱，反射的能量越少，就意味着通道采用线路的阻抗一致性越好，传输信号越完整，在通道上的噪音就越小。回波损耗RL的计算公式：回波损耗=发射信号÷反射信号。
  

在设计中，阻抗的全线路一致性以及与100欧姆阻抗的六类线缆配合是解决回波损耗参数失效的有效手段。例如PCB线路的层间距离不均匀、传输线路铜导体截面变化、模块内的导体与六类线缆导体不匹配等，都会引起回波损耗参数变化。近端串扰(NEXT)： NEXT是指在一对传输线路中，一对线对另一对线的信号耦合，即为当一条线对发送信号时，在另一条相邻的线对收到的信号。这种串扰信号主要是由于临近绕对通过电容或电感耦合过来的，通过补偿的办法，抵消、减弱其干扰信号，使其不能产生驻波是解决该参数失效的主要办法。

在模块试制阶段，用理论做指导，以计算机辅助设计为依据，就能很快的达到预期效果。在国内进行的六类模块PCB设计中，主要以线路对角补偿理论做依据，进行大量的试制工作，同样也可达到预期效果。模块与插头引起的信号外漏现象会发生相互间的信号干涉，为防止信号干涉现象，在平衡链路中导体进行扭绕，达到平衡传输的目的，扭绕结构会造成信号间的相位变化，也会增大线路上的信号衰减，这个结构称之为非屏蔽结构(UTP)。4对平衡双绞线中，每对线的绞距不同，线缆尾端使用模块化的连接件，形成连接件和接插件之间的相连，相互连接区内形成导体之间进行的平衡结构，即为六类系统的链路。在链路内产生了在平衡线路中所发生的信号干扰现象，即为串扰，解决串扰问题是进行高速通信用连接件制造的核心技术。
  

在接触端子之间产生接触损失会导致衰减、反射损失等现象，这种损失在高速信号传输时，会产生障碍和故障，解决这类问题是进行高速通信用连接件制造的核心技术。在模块与插头的连接线路中，插头内的每对连接端子是平衡线路，平衡线路中导体会产生信号外漏及阻抗损耗，阻碍通信的大因素就是信号外漏。可通过研究E场和H场解决此类问题或从研究反向衰减的方法中寻找解决方案，这是高速通信用连接件制造的核心技术。E场和H场平衡线路上所发生的信号干扰，即电磁场干扰，可通过E场和H场的分布进行描述。



电子通信线路测试的主要参数是扫频下进行的相关测量，在这个频率信号上附加语音或数据包进行传输，传输速度越高频率越快。用信号外漏的解决方法来解释产生问题的插座信号外漏现象，基本的方法是根据电感和电容所发生的信号外漏仿真图，在信号集中区域收集信号并进行返送。在设计中，耦合电容的设计是关键参数，与耦合线路的长度、线间距离、宽度、补偿线路布置等有关。考虑到六类系统采用4对线同时传输信号，必然会对其产生综合远端串绕，可通过分析，进行计算机仿真，设计出补偿线路。国内同行一般进行的六类模块试制过程主要是在确定主干回路后，在设计出补偿回路，进行大量的方案设计和样品制作，在补偿线路、PCB层间结构基本确定后，后续工作主要是通过工艺改进，从而提。

PCB线路板贴干膜常见问题及解决方法汇总

随着电子行业的不断发展，产品的不断升级，为了节省板子的空间，很多板子在设计的时候的线都已经非常小了，以前的湿膜已经不能满足现在的图形转移工艺了，现在一般小线都用干膜来生产，那么我们在贴膜过程中有哪些问题呢，下面小编来介绍一下。
　　PCB线路板贴干膜常见问题及解决方法汇总
1、干膜与铜箔表面之间出现气泡
（1）不良问题：选择平整的铜箔，是无气泡的关键。

解决方法：增大PCB贴膜压力，板材传递要轻拿轻放。

（2）不良问题：热压辊表面不平，有凹坑和胶膜钻污。

解决方法：定期检查和保护热压辊表面的平整。

(3)不良问题：PCB贴膜温度过高，导致部分接触材料因温差而产生皱皮。

解决方法：降低PCB贴膜温度。

2、干膜在铜箔上贴不牢

(1)不良问题：在处理铜箔表面是没有进行合理的清洁，直接上手操作会留下油污或氧化层。

解决方法：应戴手套进行洗板。

(2)不良问题：干膜溶剂品质不达标或已过期。

解决方法：生产厂家应该选择干膜以及定期检查干膜保质期。

(3)不良问题：传送速度快，PCB贴膜温度低。

解决方法：改变PCB贴膜速度与PCB贴膜温度。

(4)不良问题：加工环境湿度过高，导致干膜粘结时间延长。

解决方法：保持生产环境相对湿度50%。

3、干膜起皱

(1)不良问题：干膜太黏，在操作过程中小心放板。

解决方法：一但出现碰触应该及时进行处理。

(2)不良问题：PCB贴膜前板子太热。

解决方法：板子预热温度不宜太高。

4、余胶

(1)不良问题：干膜质量差。

解决方法：更换干膜。

(2)不良问题：曝光时间太长。

解决方法：对所用的材料有一个了解进行合理的曝光时间。

(3)不良问题：显影液失效。

解决方法：换显影液。

多层板PCB设计时的EMI解决
解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。
电源汇流排

在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由于电容呈有限频率响应的特性，这使得电容 无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要 的共模EMI干扰源。我们应该怎麽解决这些问题?

就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。

当然，电源层到IC电源引脚的连线尽可能短，因为数位信号的上升沿越来越快，好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。

为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好?问题 的答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等 效电容约为75pF。显然，层间距越小电容越大。

上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在 100到300ps范围的器件将占有很高的比例。对于100到 300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小于1mil的分层技术，并用介电常数很高的材料代替FR4介 电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来可能会采用新材料和新方法，但对于今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

电磁屏蔽

从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对于电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层"策略。

PCB堆叠

什麽样的堆叠策略有助于屏蔽和抑制EMI?以下分层堆叠方案假定电源电流在单一层动，单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

4层板

4层板设计存在若干潜在问题。，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。

如果成本要求是位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

种为方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也 低。从EMI控制的角度看，这是现有的佳4层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进要小一些，层间 阻抗和传统的4层板一样欠佳。

如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。

6层板

如果4层板上的元件密度比较大，则好采用6层板。但是，6层板设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

例将电源和地分别放在第2和第5层，由于电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由于第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外 层上的信号线数量少，走线长度很短(短于信号高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将 覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。

通用6层板设计 一般将第1和第6层布为地层，第3和第4层走电源和地。由于在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是的。该设计的缺点 在于走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠。

另一种6层板布局为信号、地、信号、电源、地、信号，这可实现信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。

这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近于电源层或接地层，这块板可以不严格地算作 是结构平衡的电路板。填铜区接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。

10层板

由于多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全可望得到的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。

由于信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是，第1层沿X方向走线，第3层沿Y方向走线，第4层沿X方向走线，以此类推。直观地 看走线，第1层1和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是后一对分层组合。当需要改变走线方向时，第1层上的信号线 应藉由“过孔"到第3层以后再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守。

同样，当信号的走线方向变化时， 应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合紧。例如，如果信号在第1层上走线，回路在第2层且 只在第2层上走线，那麽第1层上的信号即使是藉由“过孔"转到了第3层上，其回路仍在第2层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样，怎麽办?比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到近的接地过 孔 (如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔，则真的走运。假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI一定会增加。

当信号线经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对于第4层和第7层 分层组合，信号回路将从电源层或接地层(即第5层或第6层)返回，因为电源层和接地层之间的电容耦合良好，信号容易传输。

多电源层的设计

如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们 期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。

如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。

总结

鉴于大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板，本文关于电路板分层和堆叠的讨论都局限于此。厚度差别太大的电路板，本文推荐的分层方案可能不理想。此外，带盲孔或埋孔的电路板的加工制程不同，本文的分层方法也不适用。

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压小并将信 号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距(或一对以上)应该越小越好。根据这些基 本概念和原则，才能设计出总能达到设计要求的电路板。现在，IC的上升时间已经很短并将更短，本文讨论的技术对解决EMI屏蔽问题是的。

FPC柔性电路有哪些主要材料？

在柔性电路中使用的主要材料是绝缘簿膜、胶黏剂和导线。绝缘簿膜形成了电路的基础。胶黏剂将铜箔黏接到绝缘簿膜上，在多层结构设计中，内部有许多层被黏合在了一起。使用外保护层将电与砂尘和潮气相隔绝，与此同时还可以降低在挠曲时所受的应力。导电层是由铜箔提供的。

在一些柔性电路中，采用铝或者不锈钢作为加强肋，以确保几何尺寸的稳定性。同时还可以提供在元器件和连接器插入时的机械支撑力，以及消除掉应力。加强肋采用胶黏剂黏接在柔性电路上面。

有时在柔性电路中采用的另外一种材料是黏接片（bond ply），它是由两面涂覆有胶黏剂的绝缘簿膜构成。黏接片能够提供环境保护和电气绝缘，它能够起到取消簿膜层和在层数较少的多层电路中起到黏接的作用。

许多绝缘簿膜可以从市场上采购到，常用的是聚酰亚胺和涤纶材料（如表1所示）。在美国的所有柔性电路制造厂商中，接近80%的厂商是采用聚酰亚胺簿膜作为柔性电路的材料，大约20%的制造厂商结合采用涤纶簿膜。

聚酰亚胺材料具有不易燃、几何尺寸稳定的特点，拥有较高的抗撕裂强度，并且能够忍受焊接时的高温。涤纶也称为聚对苯二甲酸乙二醇脂（polyethylene terephthalate 简称PET），物理性能与聚酰亚胺相类似，具有较低的介电常数和能够吸附少量的潮气，但是耐高温的能力较差。

涤纶的熔化点在250℃，它的玻璃化转变温度(Tg)为80℃，这些参数限制了它们在需要进行大量焊接的场合的使用。在低温状态下，它们较硬,但是它们仍适用于在电话以及其他不暴露在恶劣环境下工作的电子产品中使用。

聚酰亚胺绝缘簿膜通常与聚酰亚胺或者丙烯酸胶黏剂一起使用，绦纶绝缘簿膜一般与绦纶胶黏剂一起使用。在焊接或者在整个多层层压周期操作以后，黏接好的材料具有令人满意的特性优点，即稳定的几何尺寸。在胶黏剂中的其他重要特性是较低的介电常数、较高的绝缘阻抗、较高的玻璃化转变温度和较低的吸湿性。

在柔性电路中除了采用绝缘簿膜与导电材料相互黏接以外，胶黏剂也被用作防护涂覆来使用，它可以形成覆盖层（也称为coverlays）和表面涂层。这两者之间的主要差异在于所采用的应用方式不同。覆盖层是将胶黏剂覆盖在层压有电路的绝缘簿膜上面，而表面涂层是通过表面印刷的方式涂布胶黏剂。

不是所有的层压结构都要与胶黏剂相接合，不采用胶黏剂的层压结构与采用胶黏剂的层压结构相比较，能够提供更簿的电路、更佳的柔软性和更好的导热率。簿型结构的导热率和不采用耐热胶黏剂的结构，允许不采用胶黏剂的电路在不宜采用胶黏剂为基础的层压簿片的工作场合中使用。

在柔性电路中所使用的铜箔可以采用电沉积或者采用锻制的方式获得。采用电沉积制造的箔片一面是有光泽的，而另外一面是没有光泽的，它形成了可以弯曲的材料，可以形成不同的厚度尺寸和宽度尺寸。

由电沉积制成的箔片的无光泽一面常常需要采用特殊处理，以求改善其黏接性能。采用锻制方式形成的铜箔除了可以弯曲以外，具有一定的硬度和表面光滑度，可以适应要求动态柔性活动的场合使用。

PCB板材的Tg值

业界长期以来，Tg值是常见的用来划分FR-4基材的等级指标，通常认为Tg值越高，材料的可靠性越高。

比如下图老wu在南亚上边截取的关于FR-4板材的说明：

Tg135℃，板材用途：主机板、消费类电子产品等

Tg180℃，板材用途：CPU主板，DDR3 内存基板，IC封装用基板等等。

基材对于印刷电路板的作用，就像印刷电路板对于电子器件的作用一样重要。按照PCB的基材按性质可分为有机基板和无机基板两个大的体系。

有机基板由酚醛树脂浸渍的多层纸层或环氧树脂、聚酰亚胺、氰酸酯、BT 树脂等浸渍的无纺布或玻璃布层组成。这些基板的用途取决于 PCB 应用所需的物理特性,如工作温度、频率或机械强度。

无机基板主要包括陶瓷和金属材料，如铝、软铁、铜。这些基板的用途通常取决于散热需要。

我们常用的刚性印制板基板属于有机基板，比如FR-4环氧玻纤布基板，是以环氧树脂作粘合剂，以电子级玻璃纤维布作增强材料的一类基板。

我们看到，FR-4以环氧树脂作为粘合剂，树脂材料有一个重要特性参数：玻璃化转变温度Tg（glass transition temperature），指的是材料从一个相对刚性或“玻璃”状态转变为易变性或软化状态的温度转变点。

玻璃态物质在玻璃态和高弹态之间相互可逆转化的温度。啥意思？就是说FR-4基板的粘合剂环氧树脂若温度低于Tg，这时材料处于刚硬的“玻璃态”。当温度Tg时，材料会呈现类似橡胶般柔软可挠的性质。对！它~变【软】了~ 图片



玻璃态

树脂材料处于温度Tg以下的状态为坚硬的固体即玻璃态。在外力作用下有一定的变形但变形可逆，即外力消失后，其形变也随之消失，是大多数树脂的使用状态。

高弹态

当树脂受热温度超过Tg时，无定形状态的分子链开始运动，树脂进入高弹态。处于这一状态的树脂类似橡胶状态的弹性体，但仍具有可逆的形变性质。

注意，温度超过Tg值后，材料逐渐变软，是逐渐，而且只要树脂没有发生分解，当温度冷却到Tg值以下时，它还是可以变回之前性质相同的刚性状态。

氮素，有个Td值，叫热分解温度，树脂类材料被加热至某一高温点时，树脂体系开始分解。树脂内的化学键开始断裂并伴随有挥发成分溢出，那PCB基材里的树脂就变少了。Td点指的是这个过程开始发生的温度点。Td通常定义为失去原质量5%时对应的分解温度点。但这5%对于多层PCB来说是非常高的了。

我们知道，影响PCB上传输线特性阻抗的因素有，线宽，走线与参考平面间距，板材介电常数等等。而基板材料的树脂量对介电特性有很大的影响，而且树脂挥发后对控制走线与参考平面的间距也有影响。

对于无铅焊接工艺需要考虑这个Td值，比如传统的锡铅焊接工艺温度范围为210~245℃，而无铅焊接工艺温度范围为240~270℃。

下边两个这个截图是老wu在建滔官网上下载的两份板材的参数表做的对比，左边的是FR-4常规系列板材，右边是FR-4无铅板材

常规FR4 板材 KB-6160 Tg值为135℃，5%质量损失Td值为305℃

FR4无铅板材 KB-6168LE Tg值为 185℃，5%质量损失Td值为359℃

我们看到，常规FR4板材的Td值都在300℃以上，而有铅焊接工艺温度范围在240~270℃，Td值完全满足哇，为啥还要搞个无铅版本呢？

正如老wu上边所述，5%的树脂质量挥发率对于需要控制阻抗的多层PCB来说显得太大了，对于锡铅焊接工艺来说，210~245℃的温度材料基本不会出现明显的热分解，而无铅焊接的240~270℃温度区间，对于普通Tg FR-4 基材来说，已经开始损失1.5~3%的树脂质量。虽然不到IPC标准所要求的5%，但这损失的树脂质量也不可忽视。同时，这个分解水平，还可能会影响基材长期的可靠性或导致焊接过程中出现分层或空洞的缺陷，特别是需要多次焊接的过程或存在返修加热的情况。

所以，如果采用无铅焊接工艺的话，除了考虑Tg值，还要考虑Td值。

基板材料的性能在Tg值以上和在Tg值以下时差异很大，不过，Tg值一般被描述为一个非常的温度值，比如Tg135，并不是说温度一超过135℃基板就变得软趴趴，而是当温度接近Tg值开始，材料的物料性能会开始改变，它是一个逐步变化的过程。

树脂体系的Tg值对材料的性能影响主要有两个方面：

热膨胀的影响

树脂体系固化时间

板材受热膨胀，脑补一下画面，SMT焊接时BGA焊盘的间距是不是也就跟着变化了？而且，热膨胀导致的机械应力，会对PCB上的走线和焊盘的连接造成细微的裂纹，这些裂纹可能在PCB生产完毕后的开/短路测试时不会被发现，而在SMT等二次加热后故障就显现出来了，这往往让人很懵逼，而糟糕的情况是，SMT加热时暗病都没出现，在产品出去之后，在冷热交替的使用环境中，板材的受热膨胀让这些细微的裂纹随机性的发生，造成设备故障。

基板材料热性能参数除了标准Tg、Td值，还有热膨胀系数CTE，有X/Y轴方向的CTE也有Z轴方向的CTE。

Z轴的CTE对PCB的可靠性有很重要的影响。由于镀覆孔贯穿PCB的Z轴，所以基材中的热膨胀和收缩会导致镀覆孔扭曲和塑性形变，也会使PCB表面的铜焊盘变形。

而SMT时，X/Y轴的CTE则变得非常重要。特别是采用芯片级封装（CSP）和芯片直接贴装时，CTE的重要性更为，同时，X/Y轴的CTE也会影响覆铜箔层压板或PCB的内层附着力和抗分层能力。特别是采用无铅焊接工艺的PCB来说，每一层中的X/Y轴CTE值就显得尤其重要了。

那么，是不是高Tg值的基材就是好呢？在关于Tg值的许多讨论中，往往认为较高的Tg值总是对基材有利的，但情况也并非总是如此。可以确定的是，对于一种给定的树脂体系，高Tg值基材在受热时的材料高速率膨胀开始时间要相对晚一些，而整体膨胀则与材料的种类有很大关系。低Tg值的基材可能会比高Tg值的基材表现出更小的整体膨胀，这主要与树脂本身的CTE值，或者树脂配方中加入无机填料 降低了基材的CTE有关。

同时还要注意的是，有些低端的FR-4材料，标准Tg值是140℃的基材比标准Tg值是170℃的基材具有更高的热分解温度Td值。如上边老wu所述，Td对于无铅焊接来说是一个很重要的指标，一般建议选择Td数值较大的，而的FR-4往往同时具备高的Tg值和高Td值。

此外，高Tg值的基材往往比低Tg值的基材刚性更大且更脆，这往往会影响PCB制造过程的生产效率，特别是钻孔工序。

比如某创就发帖子说明，随着板子越来越密，过孔与过孔之间的间隙越来越小，对于材料要求越来越高，为此某创将提供TG=155的中TG板材为多层板收费服务！

为啥多收费？

TG=155的板材比TG=135的成本高20%左右,嗯 来料贵了

因为钻孔,中TG用新钻钻咀效果更佳（一般钻咀能磨4次），因为太硬

压合时间：普通TG=135的只需要压合110分钟，而中TG=1 55的压合150分钟

为啥要提供中或高Tg板材，板厂那边说，原因之一是因为高密的过孔，普通TG的过孔间距不能小于12MIL，而中TG不能小于 10MIL，因为板材有玻璃布，在钻孔的时候会有一些拉伤，两个过孔之间你拉一点我拉一点就形成了灯芯效应，而中TG因为硬，板材内的成份不一样，又加上用新钻咀能有效的防范灯芯效应，后续对于难度高的多层板，过孔间间隙太密，某创会强制客选择用中TG板材生产！

原因之二是基板的Tg提高了， 印制板的耐热性、耐潮湿性、耐化学性、耐稳定性等特征都会提高和改善。TG值越高，板材的耐温度性能越好，尤其在无铅喷锡制程中，高Tg应用比较多。

这是从板厂的可制造性方面考虑，而如果是PCB装配采用无铅焊接工艺的话，还需要综合考虑玻璃化转变温度Tg、分解温度Td、热膨胀系数CTE、吸水率、分层时间等等因素。

在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？



一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz)。所以不能只注意高频而忽略低频的部分。

一个好的EMI/EMC设计一开始布局时就要考虑到器件的位置，PCB叠层的安排，重要联机的走法，器件的选择等，如果这些没有事前有较佳的安排，事后解决则会事倍功半，增加成本。

例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slewrate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。

另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。

适当的选择PCB与外壳的接地点(chassisground)。